?everspin非易失性存儲器中MRAM的潛在用途
與電子電荷存儲的數(shù)據(jù)可能會因使用情況，時間和溫度而泄漏和擊穿的相反，MRAM（磁性隨機(jī)存取存儲器）使用1個晶體管–1個磁性隧道結(jié)（MTJ）體系結(jié)構(gòu)作為MTJ的磁態(tài)作為數(shù)據(jù)存儲元素。由于MRAM將數(shù)據(jù)存儲為磁性狀態(tài)，因此與現(xiàn)有的非易失性存儲器相比，它具有許多重要的優(yōu)勢。與其他非易失性解決方案相比，MRAM的優(yōu)勢在于：
•像不揮發(fā)一樣閃爍
•無編程/擦除周期（最快的寫入周期）
•快速的SRAM接口
•對稱的讀/寫周期
•字節(jié)尋址能力
•并行（x16）接口的35ns/2Bytes
•帶有串行接口的0.4us/2bytes（使用工作在40MHz的SPI接口）
•無限耐力（無限使用）
•長期保留數(shù)據(jù)（高溫下超過20年）
 
帶有動力總成微控制器演示的MRAM
團(tuán)隊(duì)（以及迄今為止的行業(yè)）面臨的挑戰(zhàn)之一是，這些新的內(nèi)存技術(shù)（例如mram（目前已嵌入到某些處理器中））尚未嵌入動力總成芯片中。因此，在此演示中，團(tuán)隊(duì)采用了一種離散的“處理器外”解決方案。在此演示中，團(tuán)隊(duì)設(shè)計了MRAM評估板以與Powertrain微控制器母板接口。開發(fā)了新的低級驅(qū)動器（LLD），以取代動力總成芯片供應(yīng)商提供的LLD。在本演示中，新修訂的LLD用于驗(yàn)證串行/并行MRAM協(xié)議，不同模式下的讀/寫操作以及時序周期要求（通過在具有各種時鐘頻率的原型板上運(yùn)行應(yīng)用程序）。